19- Lojik Analizörden D Tipi Flip_Flop’un Çıkış Sinyallerinin İncelenmesi

AMAÇ:

Proteus proğramında, çalışma alanına eleman çağırabilme, devre çizebilme, similasyon yapabilme bilgi ve becerisini kazanmak.

BAĞLANTI ŞEMASI :

temrin-19


1.
Şekil’deki devreyi kurunuz.İŞLEM BASAMAKLARI:

2.DTFF’un D girişine uygulanan bilgi sinyalini tasarım alanına çağırmak için Gadgets araç çubuğunda bulunan  (Generatör) düğmesine tıklayınız ve açılan sinyal çeşitlerinden DCLOCK sinyalini seçiniz.

3.DCLOCK sinyalini düzenleyiniz.

4.Clock üretecinin frekansını 1KHz olarak ayarlayınız.

5.Devrenizi çalıştırınız.

6.VSM Lojik Analyser ekran görüntüsü karşınıza gelecektir.

7.Lojik analizör ekranı devreyi ilk çalıştırdığınızda boştur. Trigger butonuna basarak sinyalleri göstermesini sağlayınız.

8.Sinyalin görüntüsünü düzgün alabilmek için ekran üzerinde gerekli ayarlamaları yapınız.

DEĞERLENDİRME ÇALIŞMALARI:

1.Devrenin malzeme listesini cıkarınız?

2.Devrenin çalışmasını anlatınız?

 

İndir “19-Lojik Analizörden D Tipi Flip_Flop’un Çıkış Sinyallerinin İncelenmesi” temrin-19.pdf – 21 defa indirildi – 220 KB

Cevapla

E-posta adresiniz yayınlanmayacak. Gerekli alanlar işaretlenmelidir *

*